Jump to content
マグマ社: マグマ社、28nmプロセス以降のIPキャラクタライゼーションのニュー・スタンダード、SiliconSmart ACEを発表
マグマ社: Vitesse社、Talus 1.1の採用を拡大
マグマ社: Talus Design 1.1とTalus RTL 1.1を発表
マグマ社: POWERVR対応のRTL-to-GDSIIリファレンスフローを発表
マグマ社: 第2四半期結果報告を発表
マグマ社: Hynix社、フルチップ検証および大規模メモリ設計にFineSim ProとFineSim SPICEを標準化
マグマ社: Quartz DRCとQuartz LVS、東芝の最先端フラッシュメモリ設計向けの検証と歩留まり向上に採用される
マグマ社: Hydra 1.1を発表
このフィジカル・デザイン環境は、ネットリストからチップレベル制約まで、設計工程を通じて迅速な開発を実現し、従来のポイントツール・フローと比較してタイミング/シグナル・インテグリティ、小面積、低消費電力、優れたマニュファクチャビリティ、迅速なTAT、大容量を提供します。
この完全にスケーラブルなフィジカル検証ソリューションは、独自のアーキテクチャと最先端のモデリング機能を利用し、手ごろにDRCやLVSの分散処理を行うことができます。独自のDFM知識をフィジカル検証に統合し、優れた結果を実現します。
以下の項目は、最新追加項目です。
このセクションは、サイト・ビジタが最近閲覧したページをご紹介しています。
Titan、TSMC社初のインターオペラブル・プロセス・デザインキットをサポート
詳細 >>>
3月10日MUSIC シリコンバレー
3月23日MUSIC 中国
3月30日MUSIC インド