Titan ALX
 

作为微捷码Titan混合信号设计平台不可或缺的一个组成部分，Titan模拟版图加速器(ALX)解决了当今模拟/混合信号定制版图设计移植和重定向问题。它可自动将模拟版图移植到新技术，且移植后的版图不仅无DRC错误而且还保留了之前版图中慎重表达的模拟版图意图。Titan ALX改善了现有高品质电路版图的重用效率，最大程度减少了IC掩膜设计师需修复的设计规则检查（DRC）和可制造性设计（DFM）错误的数量，最终实现定制版图设计时间、工作和成本的显著减少。

当今，芯片设计师大部分精力都花在了新的代工厂、工艺和技术节点特定设计的重新实施上。现在设计规格虽有所变化，但关键电路模块仍极少会被删掉再重新设计。有经验的电路设计师在创建电路时总会将设计在未来的重新实施这一部分内容考虑在内，从而使得电路和版图重新实施的成本要低不少。

尽管像这样尽了最大努力，但要将设计移植到新的代工厂、工艺或节点仍很难。工艺越先进，DRC和DRM规则就越大越复杂，相较电路重新设计来说版图重新实施相关成本也就越高。

采用Titan ALX，大多数工程变更(ECO)的实施的工作量较传统的定制IC掩膜设计工具减少了许多；同时，对版图面积有影响并需要人工干预的大型变更还可被无缝纳入到Titan ALX流程中，从而加快了电路与版图设计团队间迭代速度。

设计师可将其GDSII输入到Titan中，识别出需重新定向的模块和单元，并通过迅速的寻路研究很快地了解新DRC和DFM规则在45纳米、65纳米、90纳米和130纳米等先进节点的影响。

一旦了解并处理好了新DRC和DFM规则的影响，设计师就可亲自为其模拟电路输入新器件尺寸并非常迅速地在新的目标节点完成全定制版图实施，完全不必等待版图工程师来实施这些变更，这有效地减少电路设计变更与后仿真间迭代所需时间，从而可帮助加快整体设计融合速度。

在有信心经后提取和后仿真后电路融合程度已达到90%后，设计师就可切换更传统的手工方式，这样原始设计层次结构和工艺设计工具包(PDK) PCell将可得到重复利用，从而使得版图工程师只需以较少精力和时间进行较少的修正工作。

Titan ALX可被用以加快所有定制电路设计速度，范围可从标准库单元到数据路径和存储器模块、到定制模拟电路以及到全芯版图重复利用。

Titan ALX通过与Titan最先进、基于图形的布线器和快速定制模块/单元/晶体管布局器的结合使用，还可加快定制混合信号芯片设计速度。

技术特点

• 移植模拟电路版图，同时保持版图特点和设计意图不变
• 支持最先进节点复杂的DRC/DFM规则，包括多晶硅布局器、 分立多晶硅规则、最大器件宽度、情景/角点间距。
• 自动层次结构保留
• 采用目标节点PDK的自动化PCell创建
• 实现对称和对准功能的自动保留
• 自动或定制器件尺寸调整，包括晶体管折叠/指向选项
• 电路驱动的器件尺寸调整
• 自动化器件类型变更，如：n+电阻器到OD电阻器
• 设计师工具包，可用于在新设计实现期间为定制版图工程师提供帮助，也可用于进行由于ECO而导致的现有版图修改工作
• 对速成(quick-and-dirty)版图的自动化DRC清理；从有错误的版图即时变为无DRC错误的版图。
• 通过移植井、有源区、多晶硅、通孔和金属等所有关键设计图层，实现快速的设计原型设计
• 实现引脚/节距匹配约束的自动处理 – 快速DRC vs. 面积权衡研究
• 实现对棘手层次约束的灵活处理，智能缓解层次化版图次要方面，实现数量级DRC错误的减少。
• 实现对PCell约束的灵活处理，自动计算每个PCell的版图参数非默认值，大大减少DRC错误。
• 抽象化且易于修改的规则平台，可用以校准版图
• 通过快速假设实验不断改变版图规则，加快电路和版图工作速度

先进功能

• 易用性
去除繁琐的匹配、对称和对准约束数据输入；自动从现有版图中提取复杂版图特点并在新版图中将其进一步增强；预先建立适合主流目标代工厂的规则，如：台积电（TSMC）180纳米到45纳米工艺各个变量；可与任何版图编辑器结合使用；包括了基于GUI的图层映射，器件尺寸调整、调试和定制约束规则。

• 结果质量
保留版图特点不变，同时让许多模拟/定制电路的DRC和DFM错误减少至零、让大型IP模块的DRC和DFM错误无限接近于零；内嵌式自测试系统通过比较源和目标版图器件和线路连接性，可确保无LVS错误的输出。

• 生产率
在数分钟实现诸多棘手模拟和定制数据电路完整版图的移植，且所得版图可以由有经验的的版图工程师在几小时内完成针对大型模块的清理，实现数量级版图设计时间、工作和成本的减少。
设计方法

版图移植: 以新器件尺寸完成节点到节点和/或代工厂到代工厂移植
• 将GDSII或其它版图数据库输入到Titan中
• 使用易于使用的Titan ALX GUI，从输入版图到Titan ALX图层标签地指定图层映射
• 指定输入节点、输出节点和线性因素
• 指定目标器件尺寸或只使用线性扩展功能
• 映射到目标规则文件（预创建且可用于最普遍代工厂目标）
• 运行带有自动PCell创建功能的Titan ALX移植技术，并重新创建原始版图层次结构
• 流出移植后的设计到GDSII或其它版图数据库中

面向工程变更(ECO)的版图重复利用
• 识别设计中变化，如：哪些电路原理图器件已发生变化或已添加/删除哪些器件。
• 采用Titan AVP或Titan SBR(基于形状的布线器)或偏爱的版图编辑器来实施大型变更。
• 使用Titan ALX定制约束：开放现有版图空间以添加进新器件，创建新的对准、匹配、对称、邻近规则以保持版图特点不变
• 通过新添加的空间和基于定制约束的新结构，运行Titan ALX以创建新版图
• 进行快速而又随机的的新器件插入，采用Titan或偏向版图编辑器手动进行这些器件的布线。
• 基于目标节点DRC规则，重新运行Titan ALX以合理化版图。

层次结构和PCell重复利用
• 分析芯片和模块拥塞并为关键定制模块加上标签
• 针对每个关键定制模块，识别通用子单元并为其加上标签。
• 针对每个通用子单元，分析设计间隔
• 伴随层次结构和设计间隔，在关键定制模块上运行Titan ALX
• 在需要版图PCell的关键电路上运行Titan ALX-PCell，实现进一步ECO。

输入和输出

输入
• 设计移植
- GDSII Source (现有版图)
- 从Tech-Source到Tech-Target的图层映射
- Source DRM(源技术设计规则手册)
- Target DRM(目标技术设计规则手册)
器件尺寸重新调整
- Schematic-Source, Schematic-Target
- OR、器件可在GDSII Source、电路原理图A & B中器件尺寸方面进行调整
• PCell移植
- PDK-Target、PCell参数信息
• DRC
- Tech-Target的DRC运行规则集
• LVS
- 源原理图和目标原理图
- 面向源技术规则和目标技术规则的LVS运行规则集合
- LVS所用的标记图层的相关信息。

输出
- 完成工艺移植后的GDS

支持的平台: Linux