Jump to content
マルチミリオン・ゲート設計の複雑性を管理し、信頼性の高いタイミング・クロージャを実現
設計者は、インプリメンテーション中に発生する設計仕様の変更に対応しなければなりません。従来のフローでは、一度RTL、タイミング、フィジカル制約を取り込むと、階層、フロアプラン、フィジカル・パーティションのサイズや形状、パッド位置に変更を反映させるために手作業が必要になります。65nm以下のSoC設計には、階層デザインプランニングのあらゆる面に対応でき、時間のかかる手作業を排除することにより、新たなエラー(特に設計の後工程で変更が必要となるエラー)の発生を回避し、確実にデザイン・クロージャを実現できる自動化されたフロアプラン・シンセシス・メソドロジが求められています。